

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-258304

(43)公開日 平成11年(1999) 9月24日

(51) Int.Cl. 6

G01R 31/28

識別記号

FΙ

G01R 31/28

M

審査請求 有 請求項の数15 OL (全 8 頁)

(21)出願番号

(22)出題日

特願平10-61309

平成10年(1998) 3月12日

(71)出額人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 中村 芳行

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 岩佐 義幸

(54) 【発明の名称】 システムロジックのテスト回路およびテスト方法

(57)【要約】

【課題】 マクロと新規作成回路とを切り替えてテストを行うことのできるテスト回路を提供することにある。 【解決手段】 パウンダリスキャン回路は、パウンダリスキャンセル10-1および10-2を有している。既存マクロを単体テストする回路は、第1のパウンダリスキャンセル10-1に接続された、ボード上の入力端子36と、入力端子36を既存マクロに接続するライン41と、パウンダリスキャンセルに10-2に接続された、ボード上の出力端子38と、入力側には既存マクロ20、新規作成回路22、パウンダリスキャンセル10-2が接続され、出力側には出力端子38が接続されたセレクタ54とを有している。セレクタ54は、TAP52で生成されるbstest信号およびmtest信号により制御される。



【特許請求の範囲】

【請求項1】ボード上に既存マクロと新規作成回路とが 搭載されて構成されるシステムロジックをテストするテ スト回路であって、

前記新規作成回路をテストするバウンダリスキャン回路

前記既存マクロを単体テストする回路と、を備えること を特徴とするテスト回路。

【請求項2】前記既存マクロを単体テストする回路と、 を特徴とする請求項 1 記載のテスト回路。

【請求項3】前記バウンダリスキャン回路を構成する第 1のパウンダリスキャンセルおよび第2のパウンダリス キャンセルに対し、前記既存マクロを単体テストする回 路は、

前記第1のバウンダリスキャンセルに接続された、ボー ド上の入力端子と、

前記入力端子を前記既存マクロに接続する第1のライン

前記第2のバウンダリスキャンセルに接続された、ボー 20 下上の入力端子と、 ド上の出力端子と、

入力側には前記既存マクロおよび前記新規作成回路が接 続され、出力側には前記第2のバウンダリスキャンセル に接続された第1のセレクタと、

入力側には前記第1のセレクタおよび前記第2のパウン ダリスキャンセルが接続され、出力側には前記出力端子 が接続された第2のセレクタと、を有することを特徴と する請求項2記載のテスト回路。

【請求項4】前記第1のセレクタの切り替えを制御する マクロテスト制御信号を供給する入力端子と、

前記第2のセレクタの切り替えを制御するバウンダリス キャンテスト制御信号を発生するテスト・アクセス・ボ ートと、をさらに備えることを特徴とする請求項3記載 のテスト回路。

【請求項5】前記バウンダリスキャン回路を構成する第 1のパウンダリスキャンセルおよび第2のパウンダリス キャンセルに対し、前記既存マクロを単体テストする回 路は、

前記第1のバウンダリスキャンセルに接続された、ボー ド上の入力端子と、

前記入力端子を前記既存マクロに接続する第1のライン Ł,

前記第2のバウンダリスキャンセルに接続された、ボー ド上の出力端子と、

入力側には前記既存マクロ、前記新規作成回路、前記第 2のパウンダリスキャンセルが接続され、出力側には前 記出力端子が接続されたセレクタと、を有することを特 徴とする請求項2記載のテスト回路。

【請求項6】前記セレクタの切り替えを制御するマクロ テスト制御信号およびバウンダリスキャンテスト制御信 50 力端子からテストデータを入力し、前記既存マクロから

号を発生するテスト・アクセス・ポートをさらに備える ことを特徴とする請求項5記載のテスト同路。

【請求項7】ボード上に既存マクロと新規作成回路とが 搭載されて構成されるシステムロジックをテスト回路に よりテストする方法であって、

前記新規作成回路のをテストと、前記既存マクロ単体の テストとを、切り替えて行うことを特徴とするテスト方

【請求項8】前記新規作成回路のテストは、バウンダリ 前記パウンダリスキャン回路とが統合化されていること 10 スキャン方式で行うことを特徴とする請求項7記載のテ スト方法。

> 【請求項9】前記新規作成回路のテストは、バウンダリ スキャン回路を用いて行い、

> 前記既存マクロのテストは、マクロテスト回路を用いて 行う、ととを特徴とする請求項8記載のテスト方法。

> 【請求項10】前記バウンダリスキャン回路を構成する 第1のバウンダリスキャンセルおよび第2のバウンダリ スキャンセルに対し、前記マクロテスト回路は、

前記第1のバウンダリスキャンセルに接続された、ボー

前記入力端子を前記既存マクロに接続する第1のライン

前記第2のパウンダリスキャンセルに接続された、ボー ド上の出力端子と、

入力側には前記既存マクロおよび前記新規作成回路が接 続され、出力側には前記第2のバウンダリスキャンセル に接続された第1のセレクタと、

入力側には前記第1のセレクタおよび前記第2のパウン ダリスキャンセルが接続され、出力側には前記出力端子 30 が接続された第2のセレクタと、を有することを特徴と する請求項9記載のテスト方法。

【請求項11】前記テスト回路は、

前記第1のセレクタの切り替えを制御するマクロテスト 制御信号を供給する入力端子と、

前記第2のセレクタの切り替えを制御するパウンダリス キャンテスト制御信号を発生するテスト・アクセス・ポ ートと、をさらに有することを特徴とする請求項10記 載のテスト方法。

【請求項12】前記新規作成回路をテストするときに 40 は、前記マクロテスト制御信号により、前記第1のセレ クタの入力端子を前記新規作成回路側に切り替え、前記 パウンダリスキャンテスト制御信号により、前記第2の セレクタの入力端子を前記第2のバウンダリスキャンセ ル側に切り替えて、パウンダリスキャン方式で行い、 前記既存マクロをテストするときには、前記マクロテス ト制御信号により、前記第1のセレクタの入力端子を前 記既存マクロ側に切り替え、前記バウンダリスキャンテ スト制御信号により、前記第2のセレクタの入力端子を

前記第1のセレクタ側に切り替えて、前記ボード上の入

出力されるデータを、前記第1 および第2のセレクタを 経て、前記ボード上の出力端子に伝送する、ことを特徴 とする請求項11記載のテスト方法。

【請求項13】前記バウンダリスキャン回路を構成する 第1のパウンダリスキャンセルおよび第2のパウンダリ スキャンセルに対し、前記既存マクロを単体テストする 回路は、

前記第1のバウンダリスキャンセルに接続された、ボー ド上の入力端子と、

前記入力端子を前記既存マクロに接続する第1のライン 10 ٤.

前記第2のパウンダリスキャンセルに接続された、ボー ド上の出力端子と、

入力側には前記既存マクロおよび前記新規作成回路が接 続され、出力側は前記第2のパウンダリスキャンセルに 接続された第1のセレクタと、

入力側には前記第1のセレクタおよび前記第2のパウン ダリスキャンセルが接続され、出力側には前記出力端子 が接続されたセレクタと、を有することを特徴とする請 求項11記載のテスト方法。

【請求項14】前記テスト回路は、前記セレクタの切り 替えを制御するマクロテスト制御信号およびパウンダリ スキャンテスト制御信号を発生するテスト・アクセス・ ポートをさらに有することを特徴とする請求項13記載 のテスト方法。

【請求項15】前記新規作成回路をテストするときに は、前記パウンダリスキャンテスト制御信号により、前 記セレクタの入力端子を前記第2のバウンダリスキャン セル側に切り替えて、バウンダリスキャン方式で行い、 ト制御信号により、前記セレクタの入力端子を前記既存 マクロ側に切り替えて、前記ボード上の入力端子からテ ストデータを入力し、前記既存マクロから出力されるデ ータを、前記セレクタを経て、前記ボード上の出力端子 に伝送する、ととを特徴とする請求項14記載のテスト 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、システムロジック のテスト回路、特に既存マクロと新規作成回路のテスト 40 【0008】 を切り替えて行うととのできるテスト回路に関し、さら にはこのようなテスト回路を用いたテスト方法に関する ものである。

[0002]

【従来の技術】回路ボード上に設計されたシステム回路 のテストを容易化するためのテスト容易化設計の手法の 一つとして、IEEE1149. 1標準に基づくバウン ダリスキャンデザインがある。 バウンダリスキャンデザ インは、ボード上のLSIチップを全体のシステムにお ける内部ロジックと見なし、チップがボード上に装着さ 50 個独立に機能させている。

れた後もボード外部から内部のLSIへのテストデータ の書込み (制御) と内部のデータの読出し (観測) が可 能となるよう、スキャン動作可能なフリップフロップを LSIの全ての入出力ピンにそれぞれ制御点、観測点と して付加したものである。

【0003】図1は、従来のバウンダリスキャン回路を 示す図である。 1 ビットのシフトレジスタであるバウン ダリスキャンセル (BS) 10が、システムロジック1 2と回路ボード6の端子8との間に配置され、各パウン ダリスキャンセルは、直列に接続されて、バウンダリス キャンセルチェーンを構成する。TDI端子(図では、 他端子を含めて代表的に14で示している)から入力さ れたテストデータは、TAP (Test Access Port) 16を介して、バウンダリスキャンイン端 子bsinからバウンダリスキャンセルチェーンに送ら れ、システムロジック12からの出力はパウンダリスキ ャンアウト端子bsoutからTAP16に入力され、 データ出力端子TDO18から出力され、LSIテスタ で期待値と比較される。このようなバウンダリスキャン テストは、TAP16で生成されるパウンダリスキャン テスト制御(bstest)信号を、各BSのセレクタ (SEL) 11に入力することにより行われる。 [0004]

【発明が解決しようとする課題】システム回路設計で は、全回路を新規に作成するのではなく、一部の回路に ついては既に設計が完了している既存の回路またはチッ ブを利用することが多い。以下、このような既存の回路 またはチップをマクロ (macro) と称する。

【0005】ボード上にこのようなマクロが、新規作成 前記既存マクロをテストするときには、前記マクロテス 30 の回路チップと共に搭載されている場合に、図1の従来 のバウンダリスキャン回路では、マクロ単体テストのた めの機能が付加されていないので、マクロと新規作成回 路とを切り替えてテストを行うことができなかった。

> 【0006】本発明の目的は、マクロと新規作成回路と を切り替えてテストを行うことのできるテスト回路を提 供するととにある。

> 【0007】本発明の他の目的は、マクロと新規作成回 路とを切り替えてテストを行うテスト方法を提供すると とにある。

【課題を解決するための手段】本発明のテスト回路は、 回路ボード上に既存マクロと新規作成回路とが搭載され て構成されるシステムロジックをテストする。このテス ト回路は、新規作成回路をテストするパウンダリスキャ ン回路と、既存マクロを単体テストする回路とを備えて いる。このような既存マクロを単体テストする回路と、 パウンダリスキャン回路とは統合化されており、1個ま たは2個のセレクタを制御することによって、マクロを 単体テストする回路と、バウンダリスキャン回路とを別

【0009】このようなテスト回路を用いてテストする 場合には、新規作成回路のテストと、既存マクロ単体の テストとを切り替えて行う。新規作成回路のテストは、 パウンダリスキャン回路を用いて行い、既存マクロのテ ストは、マクロテスト回路を用いて行う。

[0010]

【発明の実施の形態】図2は、本発明のテスト回路の第 1の実施例を示す。回路ボード(図示せず)上にマクロ 20と、内部ロジックを構成するLSI22とが構成さ れているものとする。なお、図面を簡単にするため、1 10 個のマクロと1個のLSIのみを示している。

【0011】本実施例のテスト回路は、テストアクセス ポートTAP (Test Access Port) 2 4を備えている。図3に、TAP24の回路を示す。T AP24には、TDI (テストデータ入力ピン), TM S(テストモード選択ピン)、TRST(パワーオン時 -のリセットピン)、TCK (テストクロック) の各入力 ---- ピン (図2では、代表的に1つのピン26で示してい る) が接続されている。

【0012】TAP24は、TMC信号, TCK信号, TRST信号が入力されるTAPコントローラ28と、 命令レジスタ30と、命令デコーダ32と、セレクタ3 4とを有している。

【0013】 TAP28のバウンダリスキャンイン端子 bsin, バウンダリスキャンアウト端子bsoutに は、複数のパウンダリスキャンセルよりなるチェーンが 接続されている。図では、マクロ20および内部ロジッ ク22に対応した2個のバウンダリスキャンセル (B S) 10-1, 10-2を示している。BS10-1 は、内部ロジック22と入力ピン36との間に接続さ れ、BS10-2は、内部ロジック22と出力ピン38 との間に接続されている。

【0014】入力ピン36に接続されている入力バッフ ァ40は、ライン41を経てマクロ20に接続されてい る。出力ピン38に接続されている出力バッファ42と BS10-2との間にはセレクタ44が、内部ロジック 22とBS10-2との間にはセレクタ46が接続され ている。セレクタ44の他の入力端子は、BS10-2 とセレクタ46との接続点48にライン47を経て接続 されている。セレクタ46の他の入力端子は、マクロ2 40 AP24の命令デコーダからのbstest信号が 0にライン49を経て接続されている。

【0015】図3のTAP24において、TAPコント ローラ28は、テストモード選択TMS信号の入力シー ケンスによって、バウンダリスキャン回路の全体の種々 の動作を制御する簡単な状態遷移回路となっている。と れらの動作は、TMS信号を制御して適当な命令を命令 レジスタ30に読み込んだ後、命令デコーダ32で復号 されて、状態を変化させつつ行う。本実施例では、セレ クタ44を切り替えるbscan (またはbstes t)信号を生成する。

【0016】以上のTAPコントローラ28、命令レジ スタ30、命令デコーダ32、セレクタ34の各回路、 およびTDI, TDO, TMS, TCK, TRST, b scanの各信号はIEEE1149.1に規定されて いるものである。

【0017】図2に戻り、本実施例のテスト回路は、マ クロテスト制御 (mtest) 端子50を有し、マクロ テスト制御 (mtest) 信号は、マクロ20およびセ レクタ46に入力される。

【0018】次に、以上の構成のバウンダリスキャン回 路で、ボード上に搭載された既存のマクロ20と新規作 成回路である内部ロジック22とのテストを切り替えて 行う動作を説明する。図4は、動作の説明に供するタイ ミング図である。

【0019】内部ロジック22をテストする場合、TA P24のTAPコントローラ28は、テストモード選択 TMS信号により、パウンダリスキャンテストモードと なる。TMS信号により命令レジスタ30に命令を読み 込んだ後、命令デコーダ32は命令をデコードし、これ 20 によりバウンダリスキャンテスト制御 (bstest) 信号を"1"にし、これによりセレクタ44の入力端子 をBS10-2側に切り替える。またセレクタ46は、 mtest信号が"O"で、その入力端子は内部ロジッ ク22側に切り替えられている。

【0020】以上のようなセレクタ44.46の切り替 え状態で、テストデータがTDIから入力され、内部ロ ジック22からの出力は、セレクタ34で選択され、T DOから外部へ出力される。

【0021】以上のIEEE1149.1で定められた 30 パウンダリスキャンテストモードで新規作成回路である 内部ロジック22のテストが行われる。

【0022】パウンダリスキャンテストモードから、マ クロテストモードに移行するには、IEEE1149. 1で規定された手続きで、SHIFT IRモードに入 った後に、mtest信号を"1"にする。マクロ20 は、mtest信号が"1"になったことにより、自回 路がテストモードに入ったことを認識する。また、セレ クタ46は、Cのmtest信号によって、入力端子は マクロ20側に切り替わる。他方、セレクタ44は、T

"0"になるととにより、入力端子はライン47側に切 り替えられる。

【0023】以上のようなマクロテストモードでは、入 力端子36は、入力バッファ40、ライン41を経て、 マクロ20に接続され、出力端子38は、出力バッファ 42, セレクタ44, ライン47, セレクタ46, ライ ン49を経て、マクロ20に接続されている。

【0024】テストデータが入力端子36から入力さ れ、マクロ20からのデータは、出力端子38から出力 50 される。このようにして、所定のバウンダリスキャンテ

6

ストの手続きにより、マクロ単体のテストを行うことが できる。

【0025】次に、本発明のパウンダリスキャンテスト 回路の第2の実施例を説明する。この第2の実施例は、 第1の実施例が、マクロテスト制御(mtest)端子 を別途備えているが、これを不要とするものである。さ らには、第1の実施例が、マクロと出力端子との間に、 マクロテストとパウンダリスキャンテストを切り替える ために2個のセレクタを備えており、これらセレクタに より遅延オーバヘッドが増大するが、これをさらに改善10 に入力する。 することにある。

【0026】図5に、第2の実施例を示す。第1の実施 例と異なる点は、マクロテスト制御端子が無く、代わり に、TAP (Test Acces Port) 52が マクロテスト制御(mtest)信号を生成すること、 およびマクロ20と出力端子38との間に2個ではなく -1個のセレクタ5-4を備えることである。図2の構成要-素と同一の構成要素には、同一の参照番号を付して示

42に接続され、第1の入力端子は、ライン58を経て マクロ20に接続され、第2の入力端子は、ライン60 を経て内部ロジック22に接続され、第3の入力端子 は、パウンダリスキャンセル10-2を経て内部ロジッ ク22に接続されている。

【0028】図6に、TAP52の回路を示す。図3の TAP24と異なる点は、命令デコーダ56がパウンダ リスキャンテスト制御(bstest)信号のみなら ず、マクロテスト(mtest)信号をも生成すること である。これらbstest信号、mtest信号は共 30 にセレクタ54に入力され、セレクタの切り替えを制御 する。なお、mtest信号はIEEE1149.1で 定義されない信号であるが、IEEE1149. 1で規 定されているUSER CODE INSTRUCTI ONの規定(任意のテストモードの規定)に従って命令 デコーダ56で生成される。

【0029】次に、以上の構成のテスト回路で、ボード 上に搭載された既存のマクロ20と新規作成回路である 内部ロジック22のテストを切り替えて行う動作を、図 4のタイミング図を参照しながら説明する。

【0030】内部ロジック22をテストする場合、TA P52のTAPコントローラ28は、テストモード選択 TMS信号により、バウンダリスキャンテストモードと なる。TMS信号により命令レジスタ30に命令を読み 込んだ後、命令デコーダ56は命令をデコードし、これ によりbstest信号を"1"にし、これによりセレ クタ44の入力端子をBS10-2側に切り替える。

【0031】以上のようなセレクタ54の切り替え状態 で、テストデータがTDIから入力され、内部ロジック 22からの出力は、セレクタ34で選択され、TDOか 50 ら外部へ出力される。

【0032】以上のIEEE1149.1で定められた パウンダリスキャンテストモードで新規作成回路である 内部ロジック22のテストが行われる。

【0033】パウンダリスキャンテストモードから、マ クロテストモードに移行するには、IEEE1149. 1で規定された手続きで、SHIFT IRモードに入 り、そこで、あらかじめ定められたマクロテストモード の命令コード"010"をTDIから命令レジスタ30

【0034】その後、命令デコーダ56は、命令コード をデコードし、これによりmtest信号を"1"にす る。mtest信号は、マクロ20およびセレクタ54 に接続される。マクロ20は、mtest信号が"1" になったことにより、自回路がテストモードに入ったこ とを認識する。また、セレクタ54は、このmtest 信号によって、人力端子マクロ20側に切り替わる。

【0035】以上のようなマクロテストモードでは、入 力端子36は、入力バッファ40.ライン41を経て、 【0027】セレクタ54の出力端子は、出力バッファ 20 マクロ20に接続され、出力端子38は、出力バッファ 42, セレクタ54, ライン58を経て、マクロ20に 接続されている。

> 【0036】テストデータが、入力端子36から入力さ れ、マクロ20からのデータは、出力端子38から出力 される。このようにして、所定のバウンダリスキャンテ ストの手続きにより、マクロ単体のテストを行うことが できる。

【0037】以上の第2の実施例のパウンダリスキャン テスト回路によれば、TAP52がマクロテスト制御 (mtest) 信号を生成するので、第1の実施例のよ うなマクロテスト制御端子は不要となる。また、マクロ と出力端子との間のテスト回路による遅延の増加は、セ レクタ1段分のみであるので、遅延オーバーヘッドは少 なくなる。

[0038]

【発明の効果】本発明によれば、ボード上にマクロが新 規作成回路の回路チップと共に搭載されている場合に、 マクロと新規作成回路とを切り替えてテストを行うこと が可能となる。

【図面の簡単な説明】

【図1】従来のパウンダリスキャン回路を示す図であ

【図2】本発明のテスト回路の第1の実施例を示す図で ある。

【図3】TAPの回路を示す図である。

【図4】動作の説明を供するタイミング図である。

【図5】本発明のテスト回路の第2の実施例を示す図で ある。

【図6】 TAPの回路を示す図である。

【符号の説明】

10

*34 セレクタ 36 入力ピン

38 出力ピン

40 入力バッファ

41, 47, 49 ライン

44,46 セレクタ

50 マクロテスト制御端子

*

【図1】

10-1, 10-2 パウンダリスキャンセル

20 マクロ

22 LSI


26 入力ピン

24, 52 TAP

30 命令レジスタ

28 TAPコントローラ

32,56 命令デコーダ



【図2】

